



F/S
15T

10-4-02

PATENT
Customer No. 22,852
Attorney Docket No. 4284.0856

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of:

ATSUSHI SHIMBO


Application No.: 10/051,280

Filed: January 22, 2002

For: MODULAR ARITHMETIC
APPARATUS AND METHOD
SELECTING A BASE IN THE
RESIDUE NUMBER SYSTEM

)
)
) Group Art Unit: 2121

)
) Examiner: Unknown



RECEIVED
OCT 02 2002
Technology Center 2100

Commissioner for Patents
Washington, DC 20231

CLAIM FOR PRIORITY

Sir:

Under the provisions of Section 119 of 35 U.S.C., Applicant hereby claims the benefit of the filing date of Japanese Patent Application Number 2001-013564, filed January 22, 2001, for the above identified United States patent application.

In support of Applicant's claim for priority, a certified copy of the priority application is filed herewith.

Respectfully submitted,

FINNEGAN, HENDERSON, FARABOW,
GARRETT & DUNNER, L.L.P.

FINNEGAN
HENDERSON
FARABOW
GARRETT &
DUNNER LLP

1015 Street, NW
Washington, DC 20005
202.462.4000
202.462.4400
www.fhgd.com

Dated: Oct. 1, 2002

By: Richard V. Burgujian Reg No 24,014
for Reg. No. 31,744

【書類名】 特許願

【整理番号】 A000007704

【提出日】 平成13年 1月22日

【あて先】 特許庁長官 殿

【国際特許分類】 G09C 1/00

【発明の名称】 剰余系表現を利用した演算装置及び方法及びプログラム

【請求項の数】 9

【発明者】

【住所又は居所】 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝研究開発センター内

【氏名】 新保 淳

【特許出願人】

【識別番号】 000003078

【氏名又は名称】 株式会社 東芝

【代理人】

【識別番号】 100058479

【弁理士】

【氏名又は名称】 鈴江 武彦

【電話番号】 03-3502-3181

【選任した代理人】

【識別番号】 100084618

【弁理士】

【氏名又は名称】 村松 貞男

【選任した代理人】

【識別番号】 100068814

【弁理士】

【氏名又は名称】 坪井 淳

【選任した代理人】

【識別番号】 100092196

【弁理士】

【氏名又は名称】 橋本 良郎

【選任した代理人】

【識別番号】 100091351

【弁理士】

【氏名又は名称】 河野 哲

【選任した代理人】

【識別番号】 100088683

【弁理士】

【氏名又は名称】 中村 誠

【選任した代理人】

【識別番号】 100070437

【弁理士】

【氏名又は名称】 河井 将次

【手数料の表示】

【予納台帳番号】 011567

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【ブルーフの要否】 要

【書類名】 明細書

【発明の名称】 剰余系表現を利用した演算装置及び方法及びプログラム

【特許請求の範囲】

【請求項1】 法 p を含むデータを入力し、互いに素な n 個の整数の組 $A = \{a_1, a_2, \dots, a_n\}$ を基底とする剰余系表現により前記法 p に対する剰余付きでの整数演算を実行する演算装置において、

前記基底の要素数 n が異なる複数の基底毎の基底パラメータを記憶する基底パラメータ記憶手段と、

前記入力された法 p のサイズに応じて、演算装置内で処理に利用する基底を選択する基底選択手段と、

前記基底選択手段により選択された基底に該当する基底パラメータを前記記憶手段から読み出し、該基底パラメータに基づいて基底要素毎の演算を行う複数の演算ユニットと、

具備することを特徴とする剰余系表現を利用した演算装置。

【請求項2】 前記基底パラメータ記憶手段に記憶される要素数 n は、前記演算ユニット数 u の倍数であることを特徴とする請求項1に記載の剰余系表現を利用した演算装置。

【請求項3】 前記基底パラメータ記憶手段に記憶される要素数 n は、演算ユニット数を u とし、停止させる演算ユニット数の最大値に相当する小さな整数を δ ($0 \leq \delta < u$) とするとき、 $u - \delta$, $u - \delta + 1$, \dots , u のそれぞれの倍数であることを特徴とする請求項1に記載の剰余系表現を利用した演算装置。

【請求項4】 前記基底選択手段は、基底要素の積の値が前記法 p よりも大きい基底の中で最も積の値が小さい基底を選択することを特徴とする請求項1乃至3のいずれかに記載の剰余系表現を利用した演算装置。

【請求項5】 互いに素な n 個の整数の組 $A = \{a_1, a_2, \dots, a_n\}$ を基底とする剰余系表現により法 p に対する剰余付きでの整数演算を実行する演算方法において、

前記基底の要素数 n が異なる複数の基底毎の基底パラメータを基底パラメータ記憶手段に記憶させておき、

法 p を含むデータを入力し、

該入力された法 p のサイズに応じて、演算装置内で処理に利用する基底を選択し、

前記選択された基底に該当する基底パラメータを前記基底パラメータ記憶手段から読み出し、

該読み出された基底パラメータに基づいて、基底要素毎の演算を複数の演算ユニットにより実行することを特徴とする剰余系表現を利用した演算方法。

【請求項 6】 前記基底パラメータ記憶手段に記憶される要素数 n は、前記演算ユニット数 u の倍数であることを特徴とする請求項 5 に記載の剰余系表現を利用した演算方法。

【請求項 7】 前記基底パラメータ記憶手段に記憶される要素数 n は、演算ユニット数を u とし、停止させる演算ユニット数の最大値に相当する小さな整数を δ ($0 \leq \delta < u$) とするとき、 $u - \delta$, $u - \delta + 1$, ..., u のそれぞれの倍数であることを特徴とする請求項 5 に記載の剰余系表現を利用した演算方法。

【請求項 8】 前記基底の選択ステップは、基底要素の積の値が前記法 p よりも大きい基底の中で最も積の値が小さい基底を選択することを特徴とする請求項 5 乃至 7 のいずれかに記載の剰余系表現を利用した演算方法。

【請求項 9】 互いに素な n 個の整数の組 $A = \{a_1, a_2, \dots, a_n\}$ を基底とする剰余系表現により法 p に対する整数演算を行う機能をコンピュータに実現させるためのプログラムにおいて、

前記基底の要素数 n が異なる複数の基底毎の基底パラメータを基底パラメータ記憶手段に記憶させる機能と、

法 p を含むデータを入力する機能と、

該入力された法 p のサイズに応じて、演算装置内で処理に利用する基底を基底選択器に選択させる機能と、

該選択された基底に該当する基底パラメータを前記基底パラメータ記憶手段から読み出す機能と、

該読み出された基底パラメータに基づいて、基底要素毎の演算を複数の演算ユニットに実行させる機能と、を具備することを特徴とするプログラム。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、剰余系（R N S ; Residue Number System）表現を利用した演算装置に関する。

【0002】

【従来の技術】

大きな整数を効率良く演算するための手法として知られる剰余演算系においては、互いに素な比較的小さな整数の組 $\{a_1, a_2, \dots, a_n\}$ を用意し、表現対象となる大きな整数をこれらの整数で割った余りで表現する。以後、この整数の組を剰余演算系の基底(base)と称する。また、要素数 n を基底数（又は基底サイズ）と称する。

【0003】

例えば基底 $\{a_1, a_2, \dots, a_n\}$ が与えられている場合、整数 x は、これを基底 a_i ($i=1, 2, \dots, n$) で除して得られる n 個の余り $\{x_1, x_2, \dots, x_n\}$ により表現される。このとき、数 x が基底要素の積 $A (=a_1 a_2 \dots a_n)$ 未満の正整数であれば、数 x は基底要素の積 A を法として一意に表現できる。言い換えれば、数 x とその剰余演算系表現 $\{x_1, x_2, \dots, x_n\}$ は一対一に対応する。

【0004】

このような剰余演算系表現において2つの整数 x, y の積を計算するには、まず、各要素毎の積を求め、さらに、対応する基底 a_i で除した余りを求める。これは、一般的には、各要素毎に対応する基底 a_i を法とする積を計算することで基底要素の積 A を法とする積が求められることと言い換えられる。加算および減算についても同様であり、基底 a_i に対応する要素 x_i, y_i について、 a_i を法とする加算あるいは減算をすればよい。

【0005】

このような剰余演算系を用いた演算では、乗算・加算・減算は、各要素毎独立に対応する基底を法とする演算を行えば良いのであるが、例えば基底として計算機のワード長以内の値を採用することで、非常に大きな整数の演算を単精度の演

算の繰り返しによって実現できる。

【0006】

大きな整数同士の演算（加減乗算）の高速な並列処理を可能にするこのような剰余演算系をベースに、公開鍵暗号の基本演算であるべき乗剰余演算（及び剰余乗算）をモンゴメリ乗算との融合により実現するアルゴリズム、およびそのハードウェア構成（「RNSモンゴメリ乗算器」という）が提案されている。

【0007】

RNSモンゴメリ乗算のアルゴリズムについては、については、Kawamura, S., Koike, M., Sano, F. and Shimbo, A, "Cox-Rower Architecture for Fast Montgomery Multiplication", Lecture Notes in Computer Science 1807, Advances in Cryptology - EUROCRYPT2000, pp. 523-538, 2000の記載を参考にできる。

【0008】

RNSモンゴメリ乗算器は、剰余系表現で整数を表すために基底を用いる。基底は、演算ワード長と等しいサイズの小整数の組からなり、これら基底の要素の積は、公開鍵暗号のブロックサイズ（例えば1024ビット）以上のサイズになっている必要がある。

【0009】

また、RNSモンゴメリ乗算器が備える演算ユニット数を、基底要素の数に一致させたり、あるいはその約数にすることで一つの演算ユニット当り複数の基底要素に対応する処理を実行させる方法も提案されている。

【0010】

RNSモンゴメリ乗算の計算量は、利用する基底サイズ n の2乗に比例する。また、RNSモンゴメリ乗算を利用したべき乗剰余計算（RSA処理）の計算量は、べき指数のビット長に比例した回数だけRNSモンゴメリ乗算を実行する計算量に相当する。

【0011】

【発明が解決しようとする課題】

公開暗号では、鍵長は必ずしも固定ではない。これは、セキュリティの強度と

解読技術の進展などに起因する。このため、一つのハードウェアで複数の鍵長に対応する必要がある。

【0012】

ハードウェアへの実装においては、そのハードウェアに搭載される演算ユニット数が固定され、これに伴い同時に動作する演算ユニット数の上限が定まる。このため、扱う鍵長に応じて、ハードウェアに搭載する演算ユニット数を適切な数に選んでおく必要がある。

【0013】

最大の鍵長に対応した基底要素数の演算ユニットを用意した場合、単純に鍵長を変えてべき乗剰余算を実行すると、べき指数が短くなる分だけ計算量が減り、処理時間を短縮できる。しかしながら、2進数表現を利用した場合のべき乗剰余算の計算量はビットサイズ（鍵長）の3乗に比例し、計算のオーダーが大きく異なることを勘案すると、この場合の処理時間の短縮効果は十分でない。

【0014】

また、演算ユニットのワードサイズが32ビットの場合、RSA (Rivest-Shamir-Adleman) のような公開鍵暗号処理において鍵長2048ビットに対応するためには65個の基底要素が必要になる。最大の鍵長に対応した基底要素数を用意する方法では、例えば鍵長512ビットのべき乗剰余演算についても65個の基底要素を使って計算することになり、効率的でない。

【0015】

しかしながら、従来、異なる鍵長に対応して効率的に処理を行える演算装置の構成は提供されていない。

【0016】

本発明はこのような事情を考慮してなされたものであり、ハードウェア実装における影響が少なく、かつ鍵長に応じて処理時間の縮小効果が高い剰余系表現を利用した演算装置を提供することを目的とする。

【0017】

【課題を解決するための手段】

上記課題を解決するために本発明は次のように構成されている。

【0018】

本発明の請求項1に係る剰余系表現を利用した演算装置は、法 p を含むデータを入力し、互いに素な n 個の整数の組 $A = \{a_1, a_2, \dots, a_n\}$ を基底とする剰余系表現により前記法 p に対する剰余付きでの整数演算を実行する演算装置において、前記基底の要素数 n が異なる複数の基底毎の基底パラメータを記憶する基底パラメータ記憶手段と、前記入力された法 p のサイズに応じて、演算装置内で処理に利用する基底を選択する基底選択手段と、前記基底選択手段により選択された基底に該当する基底パラメータを前記記憶手段から読み出し、該基底パラメータに基づいて基底要素毎の演算を行う複数の演算ユニットと、具備することを特徴とする剰余系表現を利用した演算装置である。

【0019】

本発明の請求項5に係る演算方法は、互いに素な n 個の整数の組 $A = \{a_1, a_2, \dots, a_n\}$ を基底とする剰余系表現により法 p に対する剰余付きでの整数演算を実行する演算方法において、前記基底の要素数 n が異なる複数の基底毎の基底パラメータを基底パラメータ記憶手段に記憶させておき、法 p を含むデータを入力し、該入力された法 p のサイズに応じて、演算装置内で処理に利用する基底を選択し、前記選択された基底に該当する基底パラメータを前記基底パラメータ記憶手段から読み出し、該読み出された基底パラメータに基づいて、基底要素毎の演算を複数の演算ユニットにより実行することを特徴とする剰余系表現を利用した演算方法である。

【0020】

本発明の請求項9に係るプログラムは、互いに素な n 個の整数の組 $A = \{a_1, a_2, \dots, a_n\}$ を基底とする剰余系表現により法 p に対する整数演算を行う機能をコンピュータに実現させるためのプログラムにおいて、前記基底の要素数 n が異なる複数の基底毎の基底パラメータを基底パラメータ記憶手段に記憶させる機能と、法 p を含むデータを入力する機能と、該入力された法 p のサイズに応じて、演算装置内で処理に利用する基底を基底選択器に選択させる機能と、該選択された基底に該当する基底パラメータを前記基底パラメータ記憶手段から読み出す機能と、該読み出された基底パラメータに基づいて、基底要素毎の演算を複数の演算

ユニットに実行させる機能と、を具備することを特徴とするプログラムである。

【 0 0 2 1 】

【発明の実施の形態】

以下、図面を参照しながら本発明の実施形態を説明する。

【 0 0 2 2 】

図 1 は、本発明の剰余系表現を利用した演算装置の一実施形態に係る R N S モンゴメリ乗算器のハードウェア構成を示す回路図である。

【 0 0 2 3 】

剰余演算機能付き積和回路 1 0 1、RAM 1 2 1、ROM 1 3 1 は 1 つの演算ユニットを構成し、同様の構成の演算ユニットが n 個並列に並ぶ構成になっている。各演算ユニットの積和回路 1 0 1 は、対応する基底要素について w ビットの演算を行うよう構成されており、各演算ユニットは w ビットのバスによって相互に接続されている。補正計算器 1 1 0 は、R N S モンゴメリ乗算の内部で必要となる基底変換処理における補正項の計算に必要なユニットである。

【 0 0 2 4 】

一つの積和回路 1 0 1 は、RAM 1 2 1 および ROM 1 3 1 からのデータを入力し、補正計算器 1 1 0 からの制御を受けて剰余演算部を行い、その計算結果を w ビットのバスを介して RAM 1 2 1 に送る。

【 0 0 2 5 】

このような構成に加え、本実施形態の装置は、I/O 部 1 0 に接続され、該 I/O 部 1 0 から法 p の値を入力し、この法 p のサイズに応じて、演算装置内で処理に利用する基底を選択する基底選択器 2 0 が付加されている。また、基底の要素数 n が異なる複数の基底毎の基底パラメータを ROM 1 3 1 が記憶保持しており、個々の演算ユニットは、基底選択器 2 0 により選択された基底に対応する基底パラメータに基づいて動作するように構成されている。

【 0 0 2 6 】

図 2 は、ROM に記憶保持される基底パラメータを示す図である。例えば本例では、異なる基底に該当する基底パラメータを選択可能となっており、ROM 1 3 1 内のアドレス 1 に基底 1 パラメータ、アドレス 2 に基底 2 パラメータ、…と

いう具合に各基底パラメータが配置されている。これら基底パラメータは、それぞれ、基底数 n_1 , 基底数 n_2 , ... という具合に基底数が異なる。基底選択器 20 は、選択した基底に該当する基底パラメータの ROM 131 内におけるアドレス 1 ~ 4 のいずれかを出力する。

【0027】

基底選択器 20 における基底の選択基準は、基底要素の積の値が法 p よりも大きい基底の中で最も積の値が小さい基底、つまり最小の基底数を選択することとする。そして本実施形態では、演算ユニット数の倍数となる基底数に対応した複数の基底パラメータを ROM 131 に格納しておき、いずれかの基底パラメータを、入力された鍵長（法サイズ L_p ）に応じて選択的に使用する。

【0028】

図 3 は、このような基底パラメータの選択のアルゴリズムの一例を説明するためのフローチャートである。

【0029】

まず、例えばべき乗剰余計算 ($y \leftarrow x^e \bmod p$) のパラメータとして法 p を入力する（ステップ S1）。

【0030】

次に、入力された法サイズ L_p （ビット）と、既知である演算ユニットのワードサイズ w （ビット）及び演算ユニット数 u の値とに基づいて次式を満たす整数 i を求める（ステップ S2）。

【0031】

【数 1】

$$i = \lceil (L_p + w) / (u * w) \rceil \quad (\lceil x \rceil \text{ は } x \text{ の切り上げを表す})$$

【0032】

次に、ROM 131 に記憶されている基底パラメータの基底数のうち、 $n \geq i$ を満たす最小の基底数 n を選択する（ステップ S3）。そして、選択された最小の基底数 n に対応する基底パラメータを選択する。具体的には、基底選択器 20 が、選択した基底パラメータの ROM 131 内のアドレスを出力する（ステップ S4）。

【 0 0 3 3 】

例えば、演算ユニット数が 1 1 である場合、選択可能な基底数は {11, 22, 33, 44, 55, 66, ...} などである。

【 0 0 3 4 】

したがって、現実的なハードウェアへの実装において、例えば図 5 (a) に示すように、法サイズが 6 7 2 ビット (b i t) 以下なら基底数を 2 2 とし、6 7 2 ビットより大きく 1 0 2 4 ビット以下で基底数を 3 3 とし、1 0 2 4 ビットより大きく 2 0 8 0 ビット以下で基底数を 6 6 とするような、異なる鍵長 (法サイズ) に対応した効率的な処理を実現できる。

【 0 0 3 5 】

この例のように法の倍数の基底の一部だけを登録しておくことでも良い。また、例示した表のように法サイズの上限と対応する基底サイズのテーブルを利用して基底選択器を構成してもよい。

【 0 0 3 6 】

本発明に係る演算装置の他の実施形態としては、鍵長で決定される最小の基底数以上の値であって、かつ、基底数を、演算ユニット数を 1 ~ 最大数までの個々の倍数とした中の最小の値とするように装置構成する。このような基底数に対応した複数の基底パラメータを ROM 1 3 1 に格納しておき、これらの基底パラメータを基底選択器 2 0 が鍵長に応じて選択する。

【 0 0 3 7 】

図 4 は、このような基底パラメータの選択のアルゴリズムの一例を説明するためのフローチャートである。

【 0 0 3 8 】

まず、例えばべき乗剰余計算 ($y \leftarrow x^e \bmod p$) のパラメータとして法 p を入力する (ステップ S 1)。

【 0 0 3 9 】

次に、基底数を示す変数 n_F を最大値 (無限大) に、変数 j を (演算ユニット数) $u -$ (最大停止ユニット数) δ に初期設定する (ステップ S 2)。

【 0 0 4 0 】

次に、変数 j が演算ユニット数 u を超過したか否か ($j > u$) を判定し、超過した場合は後述するステップ S 9 に移行する (ステップ S 3)。

【0041】

変数 j が演算ユニット数 u を超過しない場合、入力された法サイズ L_p と、既知である演算ユニットのワードサイズ w 及び演算ユニット数 u の値とに基づいて次式を満たす整数 i を求める (ステップ S 4)。

【0042】

【数 2】

$$i = \lceil (L_p + w) / (j * w) \rceil \quad (\lceil x \rceil \text{は} x \text{の切り上げを表す})$$

【0043】

次に、ROM 131 に記憶されている基底パラメータの基底数のうち、 $n \geq i$ を満たす最小の基底数 n を選択する (ステップ S 5)。

【0044】

次に、基底数を示す変数 n_F がステップ S 5 において選択された基底数 n よりも大きいか否かを判定する (ステップ S 6)。

【0045】

ステップ S 6 において YES の場合は、ステップ S 8 において j を +1 ほどインクリメントしてステップ S 3 に戻る。一方、ステップ S 6 において NO の場合は、ステップ S 7 において基底数を示す変数 n_F を基底数 n で更新したのち、ステップ S 8 において j を +1 ほどインクリメントしてステップ S 3 に戻る。

【0046】

ステップ S 9 においては、基底数 n_F に対応する基底パラメータの ROM 131 内のアドレスが出力される。例えば、演算ユニット数が 11 であり、最大停止ユニット数 $\delta = 2$ の場合、選択可能な基底数は {9, 10, 11, 18, 20, 22, 27, 30, 33, 36, 40, 44, 45, 50, 55, 54, 60, 66, ...} などである。

【0047】

したがって、現実的なハードウェアへの実装において、例えば図 5 (b) に示すように、法サイズが 544 ビットまでなら基底数を 18 とし、この場合、演算ユニット数 11 のうち、9 つのユニットを 2 回使用することとし、法サイズが 5

4 4 ビットより大きく 8 3 2 ビット以下で基底数を 2 7 とし、この場合、演算ユニット数 1 1 のうち、9 つのユニットを 3 回使用することとし、法サイズが 8 3 2 ビットより大きく 1 0 2 4 ビットまでなら基底数を 3 3 とし、この場合、演算ユニット数 1 1 のうちすべてのユニットを 3 回使用することとし、法サイズが 1 0 2 4 ビットより大きく 1 5 6 8 ビット以下なら基底数を 5 0 とし、この場合、演算ユニット数 1 1 のうち、1 0 個のユニットを 5 回使用することとし、法サイズが 1 5 6 8 ビットより大きく 2 0 8 0 ビット以下なら基底数を 6 6 とし、この場合、演算ユニット数 1 1 のうち、すべてのユニットを 6 回使用する、といった異なる鍵長（法サイズ）に対応した効率的な処理を実現できる。

【 0 0 4 8 】

この例のように法の倍数の基底の一部だけを登録しておくことでも良い。また、例示した表のように法サイズの上限と対応する基底サイズのテーブルを利用して基底選択器を構成してもよい。

【 0 0 4 9 】

以上説明したように、ROM 1 3 1 に複数の基底パラメータが備えられており、法サイズに応じて適切な基底（基底パラメータ）を基底選択器 2 0 が選択するので、ハードウェア実装における影響が少なく、かつ鍵長に応じて処理時間の縮小効果が高い剰余系表現を利用した R N S モンゴメリ乗算器を提供できる。

【 0 0 5 0 】

なお、鍵長に依存して決定される最適な基底要素数に対応する演算ユニットだけを利用して処理を行うように構成すれば、計算量がビットサイズの 3 乗に比例する点で好ましいが、演算ユニットの制御回路が複雑になるという欠点がある。具体的には、演算ユニット数が少ない場合は、演算ユニットを繰り返し利用することで基底全体の処理を行うが、個々の演算ユニットの制御に着目すると、あるタイミングでは動作させ、別のタイミングでは動作させないといった複雑な制御が必要となってしまう。

【 0 0 5 1 】

本発明は上述した実施形態に限定されず種々変形して実施可能である。

【 0 0 5 2 】

【発明の効果】

以上説明したように、本発明によれば、ハードウェア実装における影響が少なく、かつ鍵長に応じて処理時間の縮小効果が高い剰余系表現を利用した演算装置を提供できる。

【図面の簡単な説明】

【図 1】

本発明の剰余系表現を利用した演算装置の一実施形態に係る R N S モンゴメリ乗算器のハードウェア構成を示す回路図

【図 2】

R O M に記憶保持される基底パラメータを示す図

【図 3】

基底パラメータの選択のアルゴリズムの一例を説明するためのフローチャート

【図 4】

基底パラメータの選択のアルゴリズムの他の例を説明するためのフローチャート

【図 5】

法サイズの上限と選択される基底数のテーブルによる実現例を示す図

【符号の説明】

1 0 … I / O 部

2 0 … 基底選択器

1 0 1 … 積和回路

1 2 1 … R A M


1 3 1 … R O M

1 1 0 … 補正計算器


【書類名】

図面


【図1】




【図 2】



【図 3】



【図4】



【図 5】

基底数n	法サイズの上限
22	672bit
33	1024bit
66	2080bit

(a)

基底数n	法サイズの上限
18 (=9unit*2)	544bit
27 (=9unit*3)	832bit
33 (=11unit*3)	1024bit
50 (=10unit*5)	1568bit
66 (=11unit*6)	2080bit

(b)

【書類名】 要約書

【要約】

【課題】 ハードウェア実装における影響が少なく、かつ鍵長に応じて処理時間の縮小効果が高い剰余系表現を利用した演算装置を提供すること

【解決手段】 ROM 1 3 1 に複数の基底パラメータが備えられており、法サイズ（鍵長）に応じて適切な基底（基底パラメータ）を基底選択器 2 0 が選択する。選択された基底パラメータに基づいて基底の各要素に対応する演算ユニットにより剰余付き演算が行われる。

【選択図】 図 1

出 願 人 履 歴 情 報

識別番号 [000003078]

1. 変更年月日 1990年 8月22日
[変更理由] 新規登録
住 所 神奈川県川崎市幸区堀川町72番地
氏 名 株式会社東芝
2. 変更年月日 2001年 7月 2日
[変更理由] 住所変更
住 所 東京都港区芝浦一丁目1番1号
氏 名 株式会社東芝



Creation date: 05-11-2004

Indexing Officer: PBOUNMASANONH - PHALYCHANH BOUNMASANONH

Team: OIPEBackFileIndexing

Dossier: 10051280

Legal Date: 11-04-2002

No.	Doccode	Number of pages
1	IDS	3
2	NPL	56

Total number of pages: 59

Remarks:

Order of re-scan issued on